EXCEPTIONAL INTERRUPTION PROCESSING SYSTEM

Publication number: JP60225943
Publication date: 1985-11-11

Inventor:

TSUTSUI SHIGECHIKA; SUGITA YUMIKO

Applicant:

HITACHI LTD

Classification:

- international: G06F9/48; G06F9/46; G06F12/10; G06F9/46;

G06F12/10; (IPC1-7): G06F9/46; G06F12/10


- European:

Application number: JP19840081757 19840425 Priority number(s): JP19840081757 19840425

Report a data error here

Abstract of JP60225943

PURPOSE: To execute a trap processing at a high speed by constituting a titled system so that an address of a task corresponding to a trap factor is obtained from a trap mapping table, by the contents of a trap vector table, with respect to a trap issued at the time of storage. CONSTITUTION: When a trap of a supervisor call SVC, etc. is generated, in case the contents of a flag register 61 are "1", it is a trap from a secondary OS task 52, therefore, first of all, the contents of a program counter PC and a status register SR are saved to a stack which is being used at present. Thereafter, the contents of a trap mapping table 63 of an address shown by a pointer register 62 are referred to directly without executing a processing for referring to an address of an interruption vector table 51-1, which is executed by a conventional technique. Subsequently, a control shifted directly to an address of a trap processing task corresponding to a trap factor is executed.



Data supplied from the esp@cenet database - Worldwide

99日本国特許庁(JP)

40 特許出顧公開

⑫ 公 開 特 許 公 報 (A) 昭60-225943

@Int Cl.4

識別記号

庁内整理番号

❷公開 昭和60年(1985)11月11日

G 06 F 12/10 G-8120-5B 8219-5B

審査請求 未請求 発明の数 1 (全6頁)

❷発明の名称 例外割込み処理方式

> **②特** 顧 昭59-81757

❷出 缸 昭59(1984)4月25日

明 勿発 者 簡 井 川崎市麻生区王禅寺1099番地 株式会社日立製作所システ

杉 勿発 明 者 \blacksquare 由美子

川崎市麻生区王禅寺1099番地 株式会社日立製作所システ

ム開発研究所内

ム開発研究所内

勿出 願 株式会社日立製作所 人

東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 高橋 明夫

外1名

発明の名称 例外割込み処理方式 特許請求の範囲

- 1. 複数のOSを有し、割込みベクタテーブルを 用いて割込み処理を行う計算機システムにおい て、故システムで実行中プログラムの異性を記 位する手段と、トラツブ処理のタスクアドレス をセットしているトラツブ・マツピング・テー ブルを指示するトラツブ・ベクタテーブルとを 有し、前記記憶手段に記憶時に発行したトラツ プに対し、前記割込みベクタテーブルを用いる 代りに、前記トラツブ・ベクタテーブル内容に よつて、トラツブ・マツピング・テーブルから トラップ要因に対応するタスクのアドレスを得 て、処理を行うことを特徴とする例外割込み処 理方式.
- 2. 前記トランプ・ベクタテーブル内容でトラツ プ処理を行う場合、計算機の実行モードを変更 しないことを特徴とする特許請求の範囲第1項 記載の例外前込み処理方式。

発明の詳細な説明

「幕明の利用分野」

本発明は、単一の計算機システムにおいて、特 に複数のオペレーティングシステム (Operating System、以下OSという) を効率よく制御するた めの制御方式に関するものである。

〔発明の背景〕

從来より単一の計算機システムを多目的に利用 する方法として、それぞれ目的に合致する複数の OSを作成し、それらのOSを一つの計算機シス テム(実計算機)の下で時分割に動作させて目的 ごとのアプリケーションプログラムを実行すると いう仮想計算機方式が採用されている(例えば、 山谷他著「仮想計算機」共立出版参照)。

第1回は、仮想計算機の構成例を示した図であ る。実計算機1は第108で動く第1仮想計算機 2と、第205で動く第2仮想計算機3からなり、 これら2つのOSが動作して、処理を行う仮想計 算機である。

第2回は、上記仮想計算機システムにおける各

程プログラムの構成を示した図である。

第2回の制御プログラム(CP) 21は、第1 OS22および第2OS23に対する仮想機能を 実現するためのプログラムで、その主な機能は、 計算機のOSが有効に働く、ii)を優をスケジューリングすまは、ii)を存在をスケジューフングすまないので、なり、スタを観にして、対することに制御といい。カーザタスを設けると、iii)を存在がある。をである。などのOS22および第2OS23によって制御される。

例えば、ユーザタスク24-1がOSに対する 要求であるスーパパイザ・コール (Super Visor Call、以下SVCという) 割込みを送出した場合 の制御例を第3回に示す。第3回に示したように、 ユーザタスク24-1のSVC割込みが制御プロ グラム (CP) 21で受理された後、第1OS 2 2 に処理が被され、再び制御プログラム (CP) 2 1 を経由して、ユーザタスク 2 4 - 1 に戻るので、第1 O S 2 2 の S V C 処理の他の制御プログラム (CP) 2 1 間とのオーバヘンドが加わり、O S 全体のオーバヘンドが増加するという問題がある。

上記の問題を解決する方法に、特許順(特顧昭 57-62431号)「計算機システムの制御方式」昭 和57年4月16日がある。

その内容を第4図に示す計算機システムの構成 により説明する。

第4 図において、4 はプロセツサ、5 は主メモリ、6 は入出力装置、7 はパスライン、5 1 は中核 O S 、5 2 セカンダリ O S タスク、5 3 はユーザタスク群である。

第4図に示したこの方式では、前述した制御プログラム (CP) 21を設けず、中核OS51とその制御のもとに動くセカンダリOSタスク52との構成により、OS全体のオーバヘンドを減少させている。

第4回に主メモリ5に格納されるプログラムは 第5回に示す内容である。

第5図において、51-1は割込みベクタテーブル、51-2はデイスパツチヤ、51-3はトラップ・マツピング・テーブル、51-4は1/Oタスク、52-1はセカンダリOS、52-2はセカンダリタスク群、52-3はトラツプエントリ、52-4はイニシャルエントリ、52-5は1/O割込みエントリ、52-6, 53-1はフラグ・レジスタである。

第5図の中核OS51は、リアルタイム・アプリケーションプログラムのユーザタスク群53を制御するもので、オーバへツドの小さい通常のリアルタイムOSである。その構成は、SVCトラップ、例外トラップ、外部割込みなどの割込みにかける。は計算機のメモリアドレスの若香地に設ける割込みベクタテーブル51-1と、各トラップを割込みなり、固有の処理が行えるように、各タスクごとの処理アドレスを定義するトラップ・マッ

ピング・テーブル51-3と、デイスパンチヤ51-2と、I/Oタスク51-4等からなつている。中核OS51は例えばユーザタスク群53からのOS要求であるSVC割込みに対し、割込みベクタテーブル51-1で示すエントリアドレスの処理ルーチンを実行した後に、デイスパンチャ51-2を経由して、元のユーザタスクまたは、他のユーザタスクに制御を被すという流れで動作を行う。

一方、セカンダリOSタスク52はセカンダリOS52-1、セカンダリタスク群52-2等で構成される。セカンダリOS52-1と上記OSのものに制御され、マルチプログラミングで動作するセカンダリタスク群52-2は、ユーザタスク群53と基本的に同様な位置付けで中核OS51によつて割御される。

セカンダリOS52-1への主要なエントリは、 3つある。第1のエントリは、中核OS51のス ケジューリングによつて、最初にデイスパンチさ れたときの実行番地であるイニシャルエントリ 5 2 - 4 である。第 2 のエントリは、トラツブ・マッピング・テーブル 5 1 - 3 のアドレスで入つてくるトラップエントリ 5 2 - 3 である。第 3 のエントリは、 I / O タスク 5 1 - 4 からの I / O 割込みエントリ 5 2 - 5 である。

今、セカンダリタスク群の処理実行中に、 SVC、またはバスエラー特権命令違反等によるトラツブが発生した場合には、その内容で定まる中核OS51内のトラツブ・マツピング・ントリに入り、その後、トラツブ・マツピング・テーブル51-3で示すSVCまたはトラツブ・フル51-3で示すSVCまたはトラツブ・型用タスクのアドレスが、トラツブエントリ52-3を経由して、セカンダリOS52-1に送られ、処理される。

上配のような動作の流れで処理されるので、処理時間が長くなるという問題がある。

〔発明の目的〕

本発明の目的は、上記のような従来技術の問題点を解決するため、計算機システムの機成を変更

本発明における計算機システムの主メモリに格納するプログラムの構成は前述した第5 図と同様である。第6 図は本発明におけるレジスタの構成を示し、第7 図は本発明に基づくトランプ割込み処理の動作フローチャートを示したものであり、いずれも第5 図を補足説明するための図である。

第6図のフラグレジスタ 61には、第5図のセカンダリ O S タスク 5 2 が処理実行中には"1"、その他のタスク時には"0"がセントされ、ポイティンスタ 6 2 にはトランプ・マンピング・テータスレジスタ 6 4 (Status Register、以下これをリンプスタ 6 4 (Status Register、以下これをリンプスタ 6 4 (Status Register、以下にストラスレジスタ 6 4 (Status Register、以下によいが、イザモード時は"1"、ユーザモード時は"0"がそれぞれセントされる。またトランプ・マンピング・テーブル6 3 には、第5 図のトランプ・マンピング・プレブルブル 5 1 - 3 と同様に、S V C などのトランプ・ブル 5 1 - 3 と同様に、S V C などのトランプれている。

前記フラグレジスタ 6 1 に対する"1"のセット

したり、あるいはOSのプログラムを複雑化することなく、OSタスクにおけるトラップの処理を高速に行うことができる例外割込み処理方式を提供することにある。

〔発明の概要〕

(発明の実施例)

以下、本発明の実施例を図面により説明する。

を、中核OS51がセカンダリOSタスク52を デイスパンチングするときに行うので、計算機は 実行中のタスクの属性を識別することができる。

次に、第5図および第6図の動作の流れを第7 図により説明するが、必要に応じて第4図の計算機システムの構成を示す図を参照することとする。

S V C などのトラツブが発生したとき計算機は、フラグレジスタ 6 1 の内容が 1 または 0 かを判断する (7 1)。その内容が"0"の場合には、セカンダリ O S タスク 5 2 以外からのトラップであることから、前述した通常の動作の流れ、つまりプログラム・カウンタ (以下 P C という) および S R 6 4 の内容をシステムスタックに退避し、S R 6 4 をスーパバイザモードにセットレス内容でトラップ処理を実行する動作となる (7 4, 7 5, 7 6)。

また、フラグレジスタ 6 1 の内容が"1"の場合 には、セカンダリ O S タスク 5 2 からのトラップ であることから、まず P C および S R 6 4 の内容

なお、通常のトランプ処理では、トラツブが発生した場合、計算機の実行モードを独立・無条件に発生以前の状態、いわゆるスーパバイザモードにしているのに対し、本発明によるトラツブ処理では、実行モードの変更を行つていない。それはフラグレジスタ61が"1"のときのセカンダリOSタスク51からのトラツブ発生を中核OS51に対して報告せずに、セカンダリOSタスク51内で連続してトラツブ処理を実行するためである。

また、フラグレジスタ 6 1 を独立なレジスタと して扱つているが、SR 6 4 の未使用ビットを充 当するなどでも実現できる。

方式によれば、フラグ、ポインタ。ステータスの各レジスタを設けることにより、計算機のシステム構成を変更したり、OSで複雑なプログラムを作成したりすることなく、OSタスクにおけるトラップの処理を高速に行うことができる。

図面の簡単な説明

第1 図は仮想計算機の構成例を示す図、第2 図は仮想計算機システムのプログラムのプログラムのプログラムのプログラムののである。 第3 図はS V C 処理動作を説明するための図、第5 図はトランプ等の処理動作を説明するための図、第5 図は本発明におけるレジスタの構成図、第7 図は本発明によるトランプ処理の動作フローチャートである。

1 … 実計算機、2,3 … 仮想計算機、4 … プロセッサ、5 … 主メモリ、6 … 入出力装置、7 … バスライン、2 1 … 制御プログラム (CP)、2 2,2 3 … OS、2 4,2 5 … ユーザタスク、5 1 … 中核OS、5 2 … セカンダリOSタスク、5 3 … ユーザタスク、6 1 … フラグレジスタ、6 2 … ポ

さらにトランプ・マンピング・テーブル63を、ポインタレジスタ62に示す番地に設けたが、固定の番地でもよく、ハードウェアレジスタ群の構成でも実現することができる。

このように、第6図に示す本発明のレジスタ構成を用いることにより、セカンダリ〇Sタスク52からのトランプ発生を中核〇S51による介入なく、高速にセカンダリ〇Sタスク52による処理が可能となり、トランプ処理のオーバヘンドの減少およびセカンダリ〇Sタスク52の性能アンプを計ることができる。

本発明のレジスタ構成が通常タスクすなわちフラグレジスタ61に"1"をセントしないタスクに 感影響を与えることは何もなく、また実施例で引 用したところの第10Sのもとに第20Sを構成 する場合に限らず、トランプをタスク内にて高速 処理する場合などにも応用することができる汎用 性をもつ機能である。

〔発明の効果〕


以上説明したように、本発明の例外割込み処理


インタレジスタ、83…トラツブ・マツピング・ テーブル、64…ステータレジスタ。


代理人 弁理士 高橋





特開昭60-225943(5)











第7回

